패스트캠퍼스 챌린지 7일차, 반도체 설계 기본 Verilog&FPGA

7일차, Sequential logic 마무리

강의를 들은 지도 벌써 일주일이 되었다. 이전에 다른 플랫폼에서 환급챌린지 할 때에는 일주일쯤 됐을 때 실수로 실패했었는데 여기까지 온 내가 기특하다. 요즘은 자기 전에 어? 오늘 환급챌린지 했나? 하는 생각이 번뜩 들곤 한다.

내가 패스트캠퍼스 환급챌린지로 수강 중인 강의는 반도체 설계를 위한 언어인 Verilog에 대한 강의다. 나는 전자전기공학부 3학년을 마쳤고, 시스템반도체설계 분야의 진로를 희망하는데 학부 수업에서 베릴로그를 배울 기회가 없었기 때문에 따로 강의를 구매하여 듣고 있다. 지금 듣고 있는 부분은 디지털논리회로를 설명하는 부분이다. 전공 내용 복습이라고 생각하며 가볍게 듣고 있다.

오늘은 Part 2의 Chap 02. Sequential Logic 부분을 마쳤다.

D Flip-Flop 강의에서는 D Flip-Flop의 구조 및 동작을 gate level에서 살펴보았다. D Flip-Flop은 논리회로 시간에도 그냥 기호도로 보거나 IC chip으로만 다뤘고, 내부 구조를 gate level에서 본 적은 없는 것 같다. 베릴로그는 회로도를 묘사하는 언어라고 오리엔테이션에서 배웠는데 그래서 gate level에서의 동작을 알아야 하는 걸까? D Flip-Flop을 베릴로그 코드로 어떻게 쓰는지도 보여주셨는데 읽어 보니 대충 이해가 됐다. 이렇게 조금씩 문법에 익숙해질 것 같다.

Clock, Reset 강의에서는 Clock 주기 결정하는 법에 대해 배웠다. 전공 과목 중에서는 집적회로설계 강의에서 배운 내용이다. 또한 Reset 신호의 종류에 대해서도 배웠다. 이건 배운 적이 없는 것 같은데, Reset 신호는 Clock과 synchronous한 것이 있고 asynchronous한 것이 있다고 하셨다. 나는 지금까지 Reset 신호라고 하면 왠지 비상정지 버튼같이 느껴져서 모든 Reset 신호가 asynchronous할 줄 알았다.

다음 강의부터는 베릴로그 실습에 들어간다. 전공 복습도 슬슬 재미없었는데 드디어 본격적인 내용으로 들어간다고 하니 기대가 된다.

 

본 포스팅은 패스트캠퍼스 환급 챌린지 참여를 위해 작성하였습니다.

https://bit.ly/48sS29N

패스트캠퍼스 [직장인 실무교육]

#패스트캠퍼스 #직장인자기계발 #직장인공부 #환급챌린지 #패스트캠퍼스후기 #오공완