패스트캠퍼스 챌린지 9일차, 반도체 설계 기본 Verilog&FPGA

 

블루라이트 필터 때문에 색이 누렇다.

9일차, Data type과 Module

설 연휴의 시작이다. 하루종일 전을 부쳤다. 하마터면 챌린지를 까먹을 뻔 했다. 늦은 시간이 되어서야 책상 앞에 앉았다.

내가 패스트캠퍼스 환급챌린지로 수강 중인 강의는 반도체 설계를 위한 언어인 Verilog에 대한 강의다. 나는 전자전기공학부 3학년을 마쳤고, 시스템반도체설계 분야의 진로를 희망하는데 학부 수업에서 베릴로그를 배울 기회가 없었기 때문에 따로 강의를 구매하여 듣고 있다. 지금 듣고 있는 부분은 Verilog 기본 문법 및 개념을 설명하는 부분이다. https://www.edaplayground.com에서 실습을 진행한다.

오늘은 Data type과 module에 대해서 배웠다. CH03-04 강의는 틀자마자 문제풀이가 나오고 강의 중간에 문제를 내주시는 걸 보니 뭔가 영상 내에서 순서가 잘못된 것 같다.

Data type 중 다른 것들은 익숙했고, Vector도 알겠는데 Array는 잘 모르겠다. 실제 회로에서 또는 코드에서 쓰이는 예시를 한 번 보면 좋겠다.

Module과 Port에 대해 배우고 나니 베릴로그로 어떻게 코딩하는지 대충 감이 잡혔다. 필요한 기능을 하는 Module을 만들고 적절한 input을 넣어 output을 관찰하는 방식인 것 같다.

Instantiation 부분을 배울 때 C++의 클래스가 떠올랐다. 같은 모듈을 다른 이름으로 여러 개 불러와 각 port에 들어갈 signal을 지정해줄 수 있다는 점에서 C++의 클래스와 Verilog의 Instantiation이 많이 유사한 것 같다.

컴퓨터공학과 친구한테 받은 디지털시스템설계 강의록과 이 강의를 비교해 보니 확실히 이 강의 내용이 실제 코딩에 더 가깝다는 생각이 들었다. 코딩을 빠르게 시작할 수 있도록 꼭 필요한 이론만 배우고 배운 내용을 바로 실습해볼 수 있어서 이 강의의 구성이 마음에 든다.

이제 Chap.03의 강의 중 마지막 2개가 남았다. 어떤 언어든 그렇지만 모든 문법을 한 번에 익힐 수는 없으니 인내심을 가지고 꾸준히 강의를 들어야겠다.

 

본 포스팅은 패스트캠퍼스 환급 챌린지 참여를 위해 작성하였습니다.

https://bit.ly/48sS29N

패스트캠퍼스 [직장인 실무교육]

#패스트캠퍼스 #직장인자기계발 #직장인공부 #환급챌린지 #패스트캠퍼스후기 #오공완